


■ Bauelemente:

Redesign für effizientere ICs

Das Hauptziel der EuP ist eine effizientere Energienutzung bei Produkten, die in großen Stückzahlen auf den Markt kommen. Der Ansatz zielt, mehr als bei RoHS und WEEE, auf die Entwurfs- und Herstellungsprozesse. Selbstredend sind von der EuP auch wieder ICs betroffen – Abkündigungen werden folgen.

Was tun, wenn ein Chip die Mindestanforderungen in Sachen Energieeffizienz nicht erfüllen wird bzw. der Markt eine sparsamere Energienutzung fordert? In solchen Fällen können auf das Analog-Mixed-Signal-Design von Halbleiter-Schaltkreisen spezialisierte Dienstleister weiterhelfen, wie die Silicann Technologies GmbH in Rostock.

Dort wurde in einem Projekt ein Analog-Mixed-Signal-ASIC zur Erfassung eines Sensorarrays überarbeitet – bisher gefertigt in einer 0,25- μm -CMOS-Technologie mit einer Fläche von 17 mm² und ca. 250 000 Bauele-



menten – mit dem Ziel, den Energieverbrauch in allen Schaltungsteilen des ASIC zu senken. Die analoge Eingangsstufe dieses ASIC, eine Erfassungsschaltung für 300 Sensoren, lieferte ein Ausgangssignal von maximal 50 mV in einem Frequenzbereich um 100 kHz. Die Sensorsignale wurden in Gruppen mit je einem rauscharmen Verstärker verbunden. Über nachfolgende Puffer wurde dann ein phasenempfindlicher Verstärker angesteuert, der die Signalamplitude und -phase maß. Anschließend wurde jedes der Sensorsignale in einen 10-bit-ADU digitalisiert. Alle benötigten Referenzen (Strom und Spannung) waren auf dem Chip implementiert. In die unterschiedlichen Arbeitsmodi konnte durch ein Aufwecken der notwendigen

Blöcke aus dem Standby schnell gewechselt werden.

Nach gründlicher Analyse des alten Designs und des Stromverbrauchs der Blöcke in den unterschiedlichen Arbeitsmodi wurden folgende Maßnahmen implementiert:

- ▶ ein vollständiges Abschalten des gesamten ASIC mit allen Schaltungsblöcken;
- ▶ die einzelnen Schaltungsblöcke werden nur dann eingeschaltet, wenn sie auch benötigt werden;
- ▶ nur wenige Schaltungsblöcke werden kontinuierlich gebraucht, die übrigen können im Zeitmultiplex arbeiten. Die Einschaltdauer richtet sich nach der Arbeitsphase, so dass jeder zeitgesteuerte Block seine Funktion sicher ausführen kann. Nach jeder Arbeitsphase werden diese Blöcke sofort wieder abgeschaltet;
- ▶ ein unnötiger Stromverbrauch, verursacht durch undefinierte Steuereingänge – Floaten von Schaltungsteilen –, wurde durch genaue Signaldefinition verhindert;
- ▶ rauscharme Verstärker mit verminderter Stromaufnahme.

Der Technologiewechsel auf eine energetisch günstigere 0,18- μm -CMOS-Technologie wirkte sich positiv auf den Gesamtstromverbrauch aus, weil auch die Digitalzellen der alten Technologie einen erhöhten Leckstrom hatten. Um diese Maßnahmen im IC zu implementieren mussten einige schaltungstechnische Änderungen erfolgen:

- ▶ Zum Abschalten einiger Blöcke mussten Schalter in die Versorgungsleitungen und – falls notwendig – auch in die entsprechenden Eingänge und Ausgänge eingefügt werden.
- ▶ Neue Steuersignale mussten eingeführt und vorhandene angepasst werden.

► Der gesamte Digitalteil mit seinen Modulen für die Taktung, die RAM-Ansteuerung, die Kommunikation, die Abschaltung und die Arbeitsmodi wurde komplett überarbeitet.

Das durch den Technologiewechsel initiierte Redesign des ASIC wurde auch genutzt, um

eine möglichst niedrige Stromaufnahme im Betrieb zu erreichen. Dadurch konnte die Leistungsaufnahme des neuen ASIC gegenüber dem Vorgänger um bis zu 70 % reduziert werden.

► **Silicann Technologies GmbH**
Tel. (03 81) 40 59 – 76 8
www.silicann.com